

DDR基础课程

第六节 - 初步了解DRAM Jedec Spec 4

芯片马版权所有


目录

关注的问题

- DRAM的初始化是什么？为什么要初始化？
- DRAM初始化都包含哪些步骤？
- 都有哪些Training？为什么要Training？
- 一个典型的Training过程是什么样的？


初始化

- Power Ramp
- Reset
- Initialization
 - ZQ Calibration
- Training
 - Command Bus Training
 - WCK2CK Training
 - DQ Training
 - Read
 - Write




为什么要Training?

- 默认情况下，即没有Training的情况下以下信号组合可能不对齐
 - CS/CA vs. CK
 - WCK vs. CK
 - Write DQ vs. WCK
 - Read DQ vs. RDQS
- 不对齐的原因来自于
 - PVT - Process / Voltage / Temperature
 - SoC路径，板级走线，DRAM路径




WCK2CK Training

- $t_{WLWCKON}$
- t_{WLMRD}
- $t_{WCKTGGL}$
- t_{WLO}



WCK2CK Training

- tWCK_INT
- tWLWCKOFF
- tWLDQOFF
- tMRD



上节课后问题解答

- 课后问题1: WL和RL分别是Write Latency和Read Latency的缩写?
- 课后问题2: 对于同一个Rank而言, 发送Activate命令到发送Read之间的时间间隔为以下哪一个时序参数? A. tRRD; B. tRCD; C. tRAS; D. tRP; E. tRC **B.tRCD。**
- 课后问题3: 计算Activate的时序参数时, 应当从以下哪个位置作为标记计算? A. ACT1 Rising Edge; B. ACT1 Falling Edge; C. ACT2 Rising Edge; D. ACT2 Falling Edge **C. ACT2 Rising Edge。**
- 课后问题4: LPDDR5中CAS命令中与WCK2CK Sync有关的命令有4个? 分别为WCK2CK_Sync_Write/WCK2CK_Sync_Read/WCK2CK_Sync_Fast/WCK2CK_Sync_Off。? 他们的含义分别是___?
- 课后问题5: “WCK需要与CK完全对齐, 即WCK与CK之间不允许有phase mismatch”。以上说法是正确的吗? **错误。允许有mismatch, 但是要在一定的范围内, 范围是tWCK2CK(min)~tWCK2CK(max)。**
- 课后问题6: 要使得WCK2CK处于Sync状态, 有哪些方法? **WCK2CK_Sync_Write/Read; WCK2CK_Sync_Fast。**要使得WCK2CK处于Unsync状态, 有哪些方法? **等待WCK2CK的Sync状态Expire; WCK2CK_Sync_Off。**
- 课后问题7: “与Write操作不同, Read操作时需要的是rdqs, 不需要wck”。以上说法是正确的吗? **错误。rdqs的来源依旧是wck, 因此是需要wck的。**

课后问题

- 课后问题1: “没有任何Training的情况下，在任何情况下，DRAM一定不能正常工作”。（注：开放性问题）以上说法是正确的吗？
- 课后问题2: “ZQ Calibration对于DRAM和SoC都是必要的”。以上说法是正确的吗？
- 课后问题3: “CBT与DQT的顺序是不能颠倒的”。以上说法是正确的吗？
- 课后问题4: “Training主要是针对整个系统出厂时执行，后续无需执行”。以上说法是正确的吗？
- 课后问题5: “WCK2CK Training或许需要发送很多次WCK并得到Feedback才能完成”。以上说法是正确的吗？

下节预告

第七节 - SoC DDR子系统的基本结构

- DDR子系统与整个SoC的关系？
- DDR子系统在物理上的摆放位置？
- DDR子系统的典型组成部分？
- DDR子系统的主要功能目标？

谢谢